1. 定義AI處理器微架構以及撰寫詳細的設計規范； 2. 對方案架構進行建模，編寫功能和性能模型，進行性能分析和改進； 3. 編寫RTL代碼實現高性能的數字電路設計，優化功耗和面積； 4. 與后端工程師合作完成芯片物理設計； 職位要求： 1.熟練掌握Verilog/SystemVerilog，具備扎實的RTL編碼能力； 2.精通C/C++，具備良好的系統建模和算法實現能力； 3.理解計算機體系結構，對CPU/GPU/DSP或AI加速器有基本認識； 4.熟悉綜合、時序分析、低功耗設計等流程； 5.熟悉腳本語言（Python、Perl、Tcl）者優先。 崗位加分項： 1.擁有8年以上復雜IP或SoC設計經驗，參與過完整流片流程； 2.在AI、計算機視覺、自然語言處理等領域有實際項目經驗； 3.熟悉某類主流AI加速器架構者優先。