職位描述： 1、基帶算法設計與優化： 開發物理層核心模塊（同步、信道估計、干擾消除）及毫米波補償技術（波束成形、智能反射面RIS）。實現OFDM、LDPC/Polar碼、Massive MIMO等算法在FPGA/ASIC上的硬件加速與資源優化。 2、系統集成與驗證： 設計射頻-基帶協同接口（JESD204B/C協議），完成毫米波端到端鏈路仿真（BER、吞吐量評估）。主導實驗室測試，使用信號分析儀、誤碼率測試儀等設備完成系統性能調優。 3、技術攻關與創新： 解決高頻相位噪聲、波束對準延遲、硬件資源限制等核心挑戰（如ADPLL、AI波束預測算法）。 任職要求 1、技術能力： （1）精通數字通信理論：調制/解調（QAM/OFDM）、信道編解碼、MIMO及波束管理技術。 （2）熟練掌握FPGA/ASIC開發（Verilog/VHDL），具備DSP高速數據處理經驗（TI C66x系列優先）。 （3）熟悉毫米波射頻特性及系統級設計（路徑損耗補償、相控陣天線接口）。 2、工具與平臺 （1）仿真工具：MATLAB/Simulink、ADS、SystemVue； （2）開發環境：Xilinx Vivado、Cadence Innovus、CCS； （3）編程語言：Python（NumPy/SciPy）、C/C++、LabVIEW/PyVISA。 2、?行業知識 （1）深入理解5G NR FR2頻段標準（3GPP R15-R17）、IEEE 802.11ay及衛星通信協議（3GPP NTN）； （2）熟悉FCC/ETSI法規要求及EMC設計規范。 3、軟性素質 （1）具備跨部門協作能力（與射頻、天線、協議團隊高效對接）； （2）技術敏感度高，能快速學習太赫茲通信、RIS等新興技術； （3）本科及以上學歷，通信工程、電子工程等相關專業，3年以上基帶開發經驗。