任職要求： 1. 學歷要求：碩士及以上學歷，電子、通信、計算機、集成電路等相關專業。 2. 工作經驗：具有 5~8 年數字電路中端實現相關工作經驗。 3. 專業技能 1)熟練掌握 DC 工具進行邏輯綜合，能夠根據設計要求進行合理的約束設置和優化策略制定。 2)精通 PT 工具進行靜態時序分析，熟悉時序路徑分析、時序優化和收斂、功耗分析等技術。 3)具備豐富的 DFT 設計經驗，熟悉MBIST、SCAN(Stuck-at和At-speed)、ATPG等技術。 4)掌握 Formal 驗證工具的使用，能夠進行等價性檢查、屬性驗證等形式驗證工作。 5)熟悉 Verilog 或 VHDL 硬件描述語言，能夠閱讀和理解 RTL 代碼。 6)熟悉ECO流程，包括Tapeout前和Tapeout后。 7)了解數字后端物理設計流程，如布局布線、電源規劃等。 8)精通Linux shell、Tcl、Perl/Python等常用腳本語言 9)具有完整的Chip Signoff經驗。 10)具有22nm及以下工藝的項目經驗 4. 能力要求 1)具備良好的問題解決能力和邏輯思維能力，能夠獨立分析和解決復雜的技術問題。 2)具有較強的團隊協作精神和溝通能力，能夠與不同團隊有效合作。 3)具備較強的學習能力和適應能力，能夠快速掌握新的技術和工具。 4)工作認真負責，有良好的時間管理能力和項目管理能力，能夠按時完成工作任務