【崗位職責】 1. 工藝整合與優化： - 負責半導體封裝工藝（如Die Attach、Wire Bonding、Molding、RDL、Flip Chip等）的整合與優化，確保各工序匹配性及良率提升。 - 分析封裝過程中的關鍵問題（如分層、翹曲、電性失效等），制定改進方案并推動實施。 2. 良率分析與提升： - 主導封裝良率（Yield）分析，利用數據統計工具（如JMP、Minitab）識別關鍵失效模式，推動工藝改進。 - 制定DOE（實驗設計）方案，優化工藝參數窗口，提升產品可靠性。 3. 失效分析與問題解決： - 主導封裝相關的失效分析（FA），協同FAE團隊使用SEM/EDS、X-ray、SAT（超聲波掃描）等手段定位問題根源。 - 制定糾正與預防措施（CAPA），降低封裝工藝風險。 4. 技術文檔與標準化： - 編寫封裝工藝規范（SOP）、技術報告（POR）及FMEA（失效模式分析）。 - 推動封裝工藝標準化，確保量產穩定性。