硬件工程師： 崗位職責： 1.負責高速信號采集系統的硬件設計與開發，包括模擬前端電路、高速ADC/DAC、時鐘電路及數字信號處理模塊、嵌入式MCU最小系統、FPGA電路設計； 2.參與系統方案制定，完成關鍵器件選型、原理圖設計、PCB布局及信號完整性仿真優化； 3.主導高速電路板（多層PCB）設計與調試，解決高頻噪聲、串擾、時序等信號完整性問題； 4.配合FPGA/嵌入式團隊完成硬件功能驗證及系統聯調； 5.編寫硬件設計文檔、測試報告及生產工藝指導文件； 任職要求： 1. 學歷與專業： 電子工程、通信工程、自動化等相關專業本科及以上學歷； 2. 3年以上高速電路設計經驗，有高速信號采集（≥1GSPS）、通信設備開發經驗者優先； 3. 熟悉高速ADC/DAC、運放、時鐘芯片（如SiTime、ADI）等關鍵器件特性； 技能要求： 1.精通模擬/混合信號電路設計，具備低噪聲、高帶寬電路設計能力； 2.熟練使用Cadence、Altium Designer等EDA工具； 3.熟悉高速PCB設計規范（阻抗控制、分層堆疊、電源完整性設計）； 4.熟練使用示波器等常用測試設備； 5.了解EMC/EMI設計及整改經驗者優先； 6.（加分項）熟悉FPGA或嵌入式系統硬件接口設計。 7. 軟性能力： 邏輯思維嚴謹，具備團隊協作能力，對復雜問題有快速定位與解決能力。