任職要求:

教育背景：電子工程、通信工程、自動化等相關專業，本科及以上學歷。 專業技能：精通 VHDL 或 Verilog 硬件描述語言，熟練使用 ModelSim、Quartus、Vivado 等 EDA 工具；了解數字電路的設計方法和流程，包括綜合、布局布線、時序分析等。經驗要求：有 FPGA 或 ASIC 設計項目經驗，熟悉常用的 FPGA 器件（如 Xilinx、Altera）。 模擬知識：了解一定的模擬電路知識，便于接口設計和系統集成。 學習能力：具備較強的學習能力，能夠快速掌握新技術和新工具。