崗位職責： 1. 組織/參與FPGA軟件第三方測試項目； 2. 組織/參與項目全流程工作，包括測試需求分析、測試策劃、測試用例設計、測試執行和測試總結工作； 3. 主要進行FPGA軟件代碼審查、功能仿真、靜態時序分析等相關測試工作, 對測試中發現的問題進行及時跟蹤、反饋，重現，與開發協同解決問題； 4. 參與FPGA軟件測試技術研究，進行技術交流、總結，發表技術性文章等。 任職要求： 1. 具有碩士學歷，電子信息類、微電子學、集成電路、應用物理學、計算機類、自動化類等相關專業；黨員優先。 2. 熟悉VHDL/Verilog語言、了解System Verilog語言，熟悉規則檢查、功能仿真、門級仿真、時序仿真、靜態時序分析、邏輯等效性分析、跨時鐘域分析優先； 3. 熟練Vivado、ISE、Quartus II等常用的EDA工具，Model Sim和Questa Sim等仿真測試工具，HDL Designer等規則檢查工具； 4. 具有清晰的邏輯思維，較強的學習鉆研能力； 5. 具有較強的團隊合作精神，責任心強； 6. 具有較強的承壓能力； 7. 能夠適應短期出差。